12 Ago
Preguntas de Difusión 1
Se define difusión con fuente constante:
a) cuando la cantidad de impurezas que hay en la superficie del material es constante.
Se define difusión de redistribución:
b) cuando la cantidad de impurezas que hay en el material es constante.
La difusión es un método:
- Para introducir dopantes en un material.
- Para recolocar el número de dopantes que hay en el material.
Cuando introducimos un átomo de impurezas en la vacante de un átomo que se ha liberado de un material hablamos de:
d) difusión sustitucional.
Preguntas de Diseño Básico de CMOS
En la lógica domino cual es la señal de precarga por defecto?
d) Siempre precargamos con un 1 para evitar descargas no deseadas.
La lógica dinámica es más apropiada que la estática:
c) Cuando la frecuencia media del circuito sea > ó = que una cuartaparte de la frecuencia máxima.
La lógica Bi-CMOS se usa cuando:
a) queremos aumentar los niveles de corriente y la capacidad de carga a las salidas.
La lógica CMOS dinámica:
b) está construida por transistores p ó n y una señal de reloj que se encarga de la sincronización del circuito. Grupo 2
Preguntas de Difusión 2
¿Cómo son los perfiles del dopaje en la difusión extrínseca?
b) Los perfiles del dopaje son más abruptos que en la difusión intrínseca.
La difusión lateral es un problema que surge debido a:
c) Los dopantes se difunden por debajo de la máscara.
Cuál de las siguientes afirmaciones sobre la deposición en fuentes gaseosas es correcta:
d) Todas las anteriores son correctas.
El perfil de concentración de impurezas en un proceso de redistribución es un:
b) Perfil Gaussiano.
Preguntas Sincronismos de una Fase
En un sistema síncrono Ts es:
a) Mínimo tiempo que ha de estar la entrada estable antes del flanco de reloj.
¿Cuál de las siguientes afirmaciones es la correcta sobre los sistemas pipeline?:
a) En los sistemas pipeline una única señal de reloj controla todos los registros, siendo la variable de entrada D la que define el estado actual.
La estructura lógica del sincronismo de una fase es la siguiente:
d) Estructura dinámica N + Estructura dinámica P+ cerrojo C2Mos.
Las señales de reloj llevada a las estructuras maestro-esclavo usadas en memorias de una fase deben ser:
b) Complementarias.
Implantación Iónica
Si comparamos el proceso de implantación iónica con el de difusión, hay que tener en cuenta aspectos tan importantes como la pureza del dopaje, la reproductibilidad, tipo de energía aportada…. cual de las siguientes afirmaciones es falsa:
b) La pureza del dopaje es excelente en los dos métodos.
¿CON QUÉ MÉTODO SE INTRODUCE IONES DENTRO DEL INTERIOR DE UNA MUESTRA Y ESTOS INTERACTÚAN CON LOS ÁTOMOS?
c) IMPLANTACIÓN IÓNICA
preg larga
c) Las máscaras son de fotoresina, más baratas y fáciles de obtener que las de SiO2 y el efecto de los bordes en la máscara está muy controlado, con un error mucho menor que en el caso de la difusión.
¿Cuáles son los elementos característicos de un equipo de implantación iónica?
a) Una fuente de iones, una o dos etapas de aceleración y focalización, un imán separador de masas y una cámara de tratamiento.
Preguntas Sincronismo de dos fases
Cual es la afirmación correcta:
a) Los registros con 2 fases suelen estar compuestos de estructuras con una sola fase phi1 de alimentación en el maestro y phi2 para alimentar al esclavo del registro.
¿Cuantas líneas de reloj podemos tener en un chip?
c) Entre una y cuatro.
¿Cuál es el circuito básico utilizado en el sincronismo de dos fases?
4. Si se requiere una estructura lógica dinámica se usa el esquema de la figura. Señala la afirmación correcta:
b) La primera puerta se precarga durante phi1 y se evalúa durante phi2. Mientras la primera se evalúa, la segunda se precarga. Grupo 4
Crecimiento Epitaxial
1. Una ventaja que conlleva la epitaxia por haces moleculares (M.B.E) es:
b) Obtención de muestras de muy alta pureza y calidad cristalina y estructural.
2. Cuál de las siguientes técnicas NO es un proceso epitaxial:
b) Epitaxia en fase sólida.
3. El crecimiento epitaxial consiste en:
d) El crecimiento de una capa monocristalina de poco espesor, sobre un sustrato.
4. Cual de los siguientes procesos de crecimiento epitaxial se realiza bajo un ambiente de (hidrógeno)
a) Epitaxia en fase liquida.
Metodología del diseño CMOS: Estrategias de diseño
-Parámetros que miden la realización de un buen diseño serán….
a) Rendimiento, vida útil y tiempo de desarrollo del diseño.
-La regularidad …
a) Aumenta la productividad.
-¿Cuál de las siguientes estrategias no es una estrategia de diseño de C-MOS?
d) Transferencia.
-¿Cuál no es un dominio de representación?
c) Dominio Lógico. Grupo 5
Oxidación
-¿Qué tipo de oxidación produce óxidos de mayor calidad?
a) Oxidación seca.
-Cuál de las siguientes afirmaciones es falsa:
d) Los óxidos crecen más lentamente en las zonas más fuertemente dopadas.
-Si necesitamos crear un óxido de un grosor muy fino y de alta calidad, ¿qué parámetro deberíamos modificar?
b) La presión.
-¿En qué sistema de oxidación húmeda una corriente de oxígeno o nitrógeno pasa por encima de agua en evaporación, arrastrando todo el conjunto hasta el horno de difusión?
c) Método del flash.
Metodología del diseño CMOS: Opciones de diseño (I)
-¿Cuál de las siguientes afirmaciones sobre la programación de los EPROM y EEPROM es correcta?
c. Ambos utilizan transistores CMOS.
-El elemento PLICE, lo utiliza la compañía Actel como un:
a. Antifusible
-¿Cuál de las siguientes elementos forman parte de una FPGA (Field Programmable Gate Array)?
a. Todos los anteriores
-¿Cuál de las siguientes afirmaciones es correcta?
a. Los cambios en el diseño de las Gate Arrays son más costosos que en las FPGAs Grupo 6
Depósito de Aislantes
-Qué manera de dopar el polisilicio es la más utilizada:
b) Implantación.
-¿Cuál es la ventaja de la utilización del plasma en el depósito de aislantes?
a) Reduce las temperaturas del proceso.
-El depósito de dióxido de silicio (SiO2) dopado o no dopado es utilizado en la técnica C.V.D (Depósito químico por vapor):
b) Como capa de pasivación.
-¿Cuál de las siguientes es verdadera?
c) Se produce recombinación en la interface, dependiendo de las condiciones de polarización del dispositivo.
Metodología de diseño CMOS: Opciones de Diseño II
c) En matriz de puertas usamos una oblea prefabricada, donde sólo dibujamos los niveles de metalización.
-Los métodos Sticks Layout y Virtual Grid son:
c) Métodos de diseño simbólico.
-Si utilizamos matrices de transistores en la implementación de funciones lógicas complejas cual es el método optimo:
a) Sea of Gate.
-¿Qué técnica se caracteriza porque diseña y optimiza cada transistor individualmente para obtener la característica que más nos interese a la hora de diseñar nuestro circuito?
b) Full Custom. Grupo 7
Litografía
1. En la fabricación física de las mascaras, teniendo ya la imagen reducida fotográficamente, la podemos repetir:
X c) Formando filas y columnas
2. Las Fotorresinas negativas están compuestas de:
X a) Polímero y compuesto fotosensible
3. En las Fotorresinas positivas, en las zonas expuestas a luz UV:
X a) Aumenta su solubilidad en un disolvente
4. En la fase de cocido “duro” en la transferencia de una imagen sobre la oblea, la resina:
X c) aumenta su adherencia
Métodos de Diseño
1. ¿Qué dos operaciones básicas tenemos que realizar en la síntesis estructural de los métodos de diseño?
X c) Emplazamiento y rutado
2. A partir de las descripciones a nivel lógico se obtiene una netlist de puertas lógicas que suele estar optimizada en área, tiempo o consumo de potencia, esto se realiza en la etapa de ….
X c) Síntesis lógica
3. ¿Cuál de los siguientes algoritmos de rutado es el de mayor complejidad?
X c) Rutados globales
4. Obtener una descripción estructural de un sistema a partir de una descripción de comportamiento. ¿En cual de las siguientes etapas se realiza?
X a) síntesis de arquitectura
Grupo 8
Preguntas Litografía II
1.- La técnica de litografía por haz de electrones consiste en:
a) Cubrir con fotorresinas, proyectar el haz de electrones, revelar, cubrir con fotorresinas y obtener la imagen sobre el sustrato.
2.- En la litografía por de electrones las fotorresinas negativas:
c) La radiación aumenta el peso molecular.
3.- Cual de las siguientes características no son de la litografía por rayos X:
d) Ninguna de las anteriores.
4.- Cual es una aplicación en la litografía por haz de iones:
c) Reparación de circuitos integrados.
Preguntas Herramientas de Diseño
-El floorplaning se utiliza para:
a) colocar los bloques dentro de un chip minimizando el area y maximizando la velocidad.
-En las herramientas de verificación de diseño que aspectos se analizan:
d) todas de las anteriores.
-Indicar cual es el error básico en la simulación de circuitos CMOS:
c) Parámetros de modelo mos incorrecto.
Cual de las siguientes formulas es la correcta para calcular el retraso de la puerta:
c) Tgate = Tintrinsic +Cload Tload
rupo 9
En la pulverización por plasma con magnetrón cónico…
A. En un recinto cerrado, se hace un vacio y posteriormente, se introduce un gas inerte que producirá el plasma.
Los Costes no recurrentes son:
b) Son los gastos que se originan durante el diseño del circuito integrado y son vistos como una inversión
¿Es importante la experiencia cuando planificamos un diseño CMOS?
c) Sí, siempre es un factor a tener en cuenta.
En el proceso de metalización; disolver en el Aluminio, Silicio, hasta saturarlo, es un método para:
c) Evitar la reactividad del Alumino con el Silicio de la Oblea.
¿Cuál de los siguientes métodos de metalización produce menores resistividades?
c) Depósito químico por vapor a baja presión
El coste recurrente de un circuito integrado será mayor cuando:
b) disminuya el porcentaje de encapsulados con éxito
En el proceso de metalización, para conseguir los contactos Schottky u Óhmicos interesa:
a) Trabajar siempre con el mismo metal modificando la concentración de impurezas en el sustrato
Para mejorar la planificación y asi aumentar la productividad se sugiere:
a) Todas las repuestas anteriores
rupo 10
Encapsulado
-En la fase de encapsulado, ¿cuál de las siguientes respuestas no es u método de cortado de la oblea?
c) Trazado térmico.
-¿Cuál de las siguientes afirmaciones no es correcta?
d) El diseño y fabricación del substrato del flip chip es sencillo.
-¿Cuál de las siguientes respuestas no es un tipo de wire bonding?
a) Clivaje.
4) ¿Cuál de las siguientes funciones no es realizada durante el encapsulado?
b) Redistribución de impurezas.
Modelos de comprobación CMOS
¿Qué nombre recibe el modelo de fallos que tiene un cortocircuito entre nodo y masa?
a) Stuck-at-0.
2. ¿Cuál es el objetivo principal de la simulación paralela?
a) Disminuir el número de simulaciones por ciclo.ç
3. ¿Qué análisis de fallos utilizamos cuando es imposible encontrar defectos en cada nodo del circuito?
a) Muestreo de fallos.
4. ¿En cuál de estos casos no siempre se puede programar un pin de un chip en un proceso de fabricación?
a) Pin de datos multiplexados.
rupo 11
Estimación de capacidades:
-En la estimación de resistencias, para disminuir estas hay que:
c) Las dos son correctas.
-La capacidad de carga total de salida de un puerta lógica CMOS:
c) Es la suma de las capacidades de puerta, difusión y hilos (rutado).
-La capacidad de puerta de un Cmos se puede generalizar como:
a) SOLUCION.
-LA capacidad de difusión en un Cmos es:
) SOLUCION.
Generación de Test Vectores:
-El modelo de fallos Sutck at 1:
c) Es la unión de un nodo con Vdd, siempre esta a 1.
-Que posibles valores se puede asociar a un nodo en funcionamiento ATPG:
c) 0, 1, X, D y /D
-En una puerta Or, podría ser indetectable:
a) Stuck at “0”.
-En la figura siguiente, si A es “1”, B es “0” y F es “1”, encontramos:
a) Stuck at “1” en B. Grupo 12
DISIPACIÓN DE POTENCIA
-La cantidad de energía disipada tiene relación con:
b) La temperatura.
-La potencia mas importante y la que utilizamos a la hora de hacer aproximaciones en circuitos muy grandes es:
a) Pd (Carga y descarga de capacidades).
-La disipación de potencia estática es:
c) Consumo de potencia debido a las perdidas de intensidad desde Vdd desde las fases estables de las señales.
-Indica cual es la falsa de las opciones siguientes. La potencia Pd depende de:
d) Los parámetros del dispositivo.
DISEÑO DE ESTRATEGIAS PARA TEST
-Cual de los siguientes tipos de estrategias de test no es correcto
d) Self-Scan Techniques.
-Las técnicas Ad-Hoc no incluyen:
d) Vectores lógicos.
-El análisis de firma es una estrategia de tipo:
c) Self-Test Techniques.
-Indica cual de las siguientes técnicas es del tipo Scan Based Test Techniques
b) Serial Scan.
Deja un comentario